An emulation model for sequential ATPG based bounded model checking
Yazarlar (4)
Qiang Qiang
Case School of Engineering, Amerika Birleşik Devletleri
Case School of Engineering, Amerika Birleşik Devletleri
Daniel G. Saab
Case School of Engineering, Amerika Birleşik Devletleri
Case School of Engineering, Amerika Birleşik Devletleri
Doç. Dr. Fatih KOÇAN Beykoz Üniversitesi, Türkiye
Jacob Abraham
Cockrell School of Engineering, Amerika Birleşik Devletleri
Cockrell School of Engineering, Amerika Birleşik Devletleri
| Bildiri Türü | Tebliğ/Bildiri | Bildiri Dili | İngilizce |
| Bildiri Alt Türü | Tam Metin Olarak Yayınlanan Tebliğ (Uluslararası Kongre/Sempozyum) | ||
| Bildiri Niteliği | Alanında Hakemli Uluslararası Kongre/Sempozyum | ||
| DOI Numarası | 10.1109/FPL.2005.1515766 | ||
| Kongre Adı | Field Programmable Logic and Applications, 2005. International Conference on | ||
| Kongre Tarihi | 01-06-2005 / | ||
| Basıldığı Ülke | Almanya | Basıldığı Şehir | |
| Bildiri Linki | http://ieeexplore.ieee.org/document/1515766/ | ||
| UAK Araştırma Alanları |
Mühendislik
|
||
| Özet |
| Bounded model checking based on sequential ATPG (automatic test pattern generation) is virtually the sequential ATPG state-justification phase. The state-justification phase is a very complicated and expensive process in term of CPU time. Previous work to speed the search concentrated on developing heuristics to achieve speed-up. In this paper we develop a novel architecture to emulate the state-justification on reconfigurable hardware. The feature of fine-grain massive parallelism of reconfigurable hardware is exploited to achieve speed-up. |
| Anahtar Kelimeler |
BM Sürdürülebilir Kalkınma Amaçları
| Atıf Sayıları | |
| Google Scholar | 1 |