Massively Parallel Reconfigurable Emulation Model for the D algorithm
Yazarlar (3)
Daniel G. Saab
Case Western Reserve University, Amerika Birleşik Devletleri
Case Western Reserve University, Amerika Birleşik Devletleri
Doç. Dr. Fatih KOÇAN Beykoz Üniversitesi, Türkiye
Jacob Abraham
The University of Texas At Austin, Amerika Birleşik Devletleri
The University of Texas At Austin, Amerika Birleşik Devletleri
| Bildiri Türü | Tebliğ/Bildiri | Bildiri Dili | İngilizce |
| Bildiri Alt Türü | Tam Metin Olarak Yayınlanan Tebliğ (Uluslararası Kongre/Sempozyum) | ||
| Bildiri Niteliği | Web of Science Kapsamındaki Kongre/Sempozyum | ||
| DOI Numarası | 10.1007/3-540-46117-5_134 | ||
| Kongre Adı | Field-Programmable Logic and Applications | ||
| Kongre Tarihi | 01-06-2002 / 03-06-2002 | ||
| Basıldığı Ülke | Almanya | Basıldığı Şehir | |
| Bildiri Linki | http://link.springer.com/10.1007/3-540-46117-5_134 | ||
| UAK Araştırma Alanları |
Mühendislik
|
||
| Özet |
| In this paper, we propose an approach to test generation based on reconfigurable devices, emulators, and Field Programmable Gate Arrays (FPGA). This approach is based on automatically designing a circuit which implements the D-algorithm specialized for the circuit under test. This approach exploits fine-grain parallelism in the forward/ backward implications, and conflict checking. In this paper, we show an implementation with a lower hardware overhead than previous approaches making this technique more attractive. |
| Anahtar Kelimeler |
BM Sürdürülebilir Kalkınma Amaçları
| Atıf Sayıları | |
| Web of Science | 1 |
| Google Scholar | 2 |