Concurrent D algorithm on reconfigurable hardware
Yazarlar (2)
Doç. Dr. Fatih KOÇAN Beykoz Üniversitesi, Türkiye
Daniel G. Saab
Case Western Reserve University, Amerika Birleşik Devletleri
Case Western Reserve University, Amerika Birleşik Devletleri
| Bildiri Türü |
Tebliğ/Bildiri
|
Bildiri Dili | İngilizce |
| Bildiri Alt Türü | Tam Metin Olarak Yayınlanan Tebliğ (Uluslararası Kongre/Sempozyum) | ||
| Bildiri Niteliği | Alanında Hakemli Uluslararası Kongre/Sempozyum | ||
| Kongre Adı | ProceedingICCAD '99 Proceedings of the 1999 IEEE/ACM international conference on Computer-aided design | ||
| Kongre Tarihi | 01-06-1999 / 03-06-1999 | ||
| Basıldığı Ülke | Amerika Birleşik Devletleri | Basıldığı Şehir | |
| UAK Araştırma Alanları |
Mühendislik
|
||
| Özet |
| In this paper, a new approach for generating test vectors that detects faults in combinational circuits is introduced. The approach is based on automatically designing a circuit which implements the D-algorithm, an automatic test pattern generation (ATPG) algorithm, specialized for the combinational circuit. Our approach exploits fine-grain parallelism by performing the following in three clock cycles: direct backward/forward implications, conflict checking, selecting next gate to propagate fault or to justify a line, decisions on gate inputs, loading the state of the circuit after backup. In this paper, we show the feasibility of this approach in terms of speed, and how it compares with software based techniques. |
| Anahtar Kelimeler |
